Thiết kế các cổng logic năng lượng thấp là thiết yếu cho các thiết bị di động để kéo dài tuổi thọ và cải thiện năng lượng hiệu quả. những cổng này phải hoạt động đáng tin cậy trong khi sử dụng năng lượng tối thiểu, mà mang lại những thách thức độc đáo trong thiết kế mạch điện và việc chọn lọc vật chất.

Nguyên tắc thiết kế cổng logic ít mực

Việc sử dụng điện năng bao gồm việc tối ưu hóa cả trạng thái tĩnh và năng lượng động. Điện tĩnh là năng lượng được dùng khi thiết bị không hoạt động, trong khi năng lượng động được tiêu thụ trong các hoạt động chuyển đổi.

Sử dụng công nghệ bán dẫn tiên tiến như FinFEts hay đường hầm FETs cũng có thể giúp giảm điện áp. những công nghệ này cho phép điện áp dưới ngưỡng và kiểm soát tốt hơn những dòng điện bị rò rỉ, là nguồn tiêu thụ điện năng đáng kể.

Thử thách trong thiết kế cổng logic thấp

Một thách thức lớn là giảm điện áp có thể giảm tốc độ chuyển đổi, ảnh hưởng đến hiệu suất thiết bị, hoạt động đáng tin cậy ở điện áp thấp đòi hỏi thiết kế mạch điện áp cẩn thận.

Khi kích cỡ bán dẫn giảm, việc rò rỉ sẽ khó hơn để giữ mức tiêu thụ điện ít mà không làm hư hại thiết bị đáng tin cậy.

Chiến đấu để vượt qua thử thách

Những nhà thiết kế sử dụng những kỹ thuật như điện cách, loại bỏ những phần của mạch điện khi không sử dụng, và sự gia tăng năng động và tần số (DVFS), điều chỉnh mức độ năng lượng dựa trên nhu cầu hiệu suất.

Sự đổi mới vật chất và cải tiến quá trình cũng góp phần vào việc đạt hiệu suất thấp hơn. chọn những vật liệu thích hợp và những quá trình sản xuất tối ưu hóa có thể giảm hiệu suất năng lượng ở các cổng logic.