Thiết kế các mạch điện tử với khả năng kiểm tra trong trí là thiết yếu để bảo trì sự chắc chắn và dễ dàng bảo trì. Khả năng thử nghiệm bao gồm việc tạo các mạch có thể dễ dàng thử nghiệm cho lỗi và lỗi, giảm thời gian gỡ lỗi và cải thiện chất lượng tổng thể. Bài này khám phá các tiêu chuẩn và kỹ thuật được dùng trong việc thiết kế các mạch điện số có thể kiểm tra được.

Những tiêu chuẩn trong thiết kế có khả năng kiểm tra

Tiêu chuẩn cung cấp các vòng quanh kỹ thuật số có thể thử nghiệm được. Chúng đảm bảo sự nhất quán và tương thích giữa các hệ thống và phương pháp thử nghiệm khác nhau. Tiêu chuẩn chung bao gồm IEEE 1149. 1, còn được gọi là JTAG, định nghĩa là giao diện chuẩn để thử nghiệm và gỡ lỗi mạch tích hợp.

Làm theo những tiêu chuẩn này giúp các nhà thiết kế kết hợp các tính năng thử nghiệm trong giai đoạn thiết kế ban đầu, giúp dễ dàng nhận ra lỗi và chẩn đoán sau này.

Kỹ thuật để tăng cường khả năng kiểm tra

Một số kỹ thuật được dùng để cải thiện khả năng kiểm tra của các mạch điện số.

  • Định nghĩa khả năng thử ra (DfT): [FLT: 1] Đang thu thập các điểm thử ra và quét chuỗi để dễ dàng thử nghiệm.
  • Tự kiểm tra (BER): ) nhúng khả năng kiểm tra vào trong vòng mạch để tự chẩn đoán.
  • Mô hình:) Dùng mô hình như lỗi tắc để mô phỏng và phát hiện lỗi tiềm năng.
  • Quét lỗ hổng:) Dùng các tế bào quét giới hạn để kiểm tra mối liên kết giữa các chip.

Lợi ích của sự thử thách

Tính năng thử nghiệm trong các mạch kỹ thuật số giúp giảm bớt thời gian thử nghiệm, cải thiện việc bảo trì lỗi và đơn giản hóa quá trình gỡ lỗi.