lề nhiễu là những tham số quan trọng trong thiết kế logic số giúp xác định độ mạnh của hệ thống chống lại dao động điện áp và tiếng ồn. Tính toán đúng lề tiếng ồn đảm bảo các hoạt động đáng tin cậy của cổng logic và sự ổn định toàn bộ hệ thống.

Hiểu lề nhiễu

lề nhiễu xác định sự khác biệt giữa mức độ logic mà một mạch điện tử có thể chịu đựng mà không cần hiểu sai tín hiệu. Các đường này thường chia thành hai loại: Độ nhiễu trên cao (NMH) và lề nhiễu (NML).

Tính lề nhiễu

Tính toán bao gồm cấp điện thế đã xác định ), và logic [FLT: 1] [FLT:] ), cũng như điện áp tối đa và tối thiểu (V), được cổng nhận diện.

Công thức như sau:

Cao [NMH:] V ) ) ) V [FLT:] I [FLT:] [FLT:] [FLT:]

Tắt theo lề thấp (NML): V ) ) [FLT:] - V

Comment

Tính toán lề tiếng ồn chính xác giúp thiết kế các mạch chống nhiễu điện áp.

Các nhà thiết kế nên xác nhận rằng lề tiếng ồn đáp ứng những đặc điểm cần thiết cho ứng dụng của họ, xem xét các yếu tố như sự biến đổi điện áp và tiếng ồn môi trường.