Sự trì hoãn sự tuyên truyền là thời gian cần thiết để một tín hiệu số đi qua một cổng logic. Hiểu được cách tính chậm này là thiết yếu để thiết kế các mạch số đáng tin cậy. Bài báo này cung cấp một phương pháp tiếp cận từng bước để xác định chính xác sự chậm trễ.

Hiểu được sự tán thành bị trì hoãn

Sự trì hoãn của việc khai thác thường được đo từ điểm 50% của chuyển tiếp tín hiệu đến 50% điểm chuyển tiếp tín hiệu. nó bị ảnh hưởng bởi các đặc điểm vật lý của cổng, như kích cỡ bán dẫn và tải trọng.

Tính từng bước một

Theo những bước này để tính toán sự truyền bá chậm:

  • Xác định thời gian chuyển tiếp và chuyển đổi kết xuất.
  • Xác định vùng phụ tải kết nối đến kết xuất.
  • Dùng bảng dữ liệu của cổng để tìm ra giá trị chậm trễ điển hình.
  • Tính toán trễ bằng công thức:

hoãn tiến trình (t) ) = (thời gian chuyển tiếp ra ngoài) )

Tính mẫu

Giả sử một máy đảo ngược có chuyển tiếp dữ liệu 10 ns và chuyển tiếp 15 ns với một số lượng lớn của 10 pF. sử dụng bảng tính, sự chậm trễ điển hình là 5 ns. Sự chậm trễ truyền bá được tính toán như:

t pd ) = 15 ns - 10 ns = 5 ns

Các yếu tố ảnh hưởng đến việc ủng hộ thuyết tiến hóa

Một số yếu tố ảnh hưởng đến việc truyền bá, bao gồm:

  • Nạp đối số
  • Điện thế cung cấp
  • Kích cỡ Bán kính
  • Nhiệt độ