VHDI (ngôn ngữ mô tả phần cứng VHSIC) là một ngôn ngữ mạnh mẽ được dùng để mô phỏng hệ thống điện tử ở nhiều cấp độ trừu tượng khác nhau. Nó đặc biệt hữu ích để thiết kế các thành phần phần phần phần phần cứng như máy phát điện số ngẫu nhiên (RNGs). Các phần cứng là thiết yếu trong mã hóa, mô phỏng, và giao tiếp bảo mật, nơi sự ngẫu nhiên chất lượng cao là thiết yếu.

Giới thiệu VHDI và RNGs

VHDI cho phép các kỹ sư mô tả hành vi và cấu trúc của hệ thống số. Khi thiết kế phần cứng RNG, VHDL cung cấp các công cụ để thực hiện các thuật toán phức tạp trực tiếp trong phần cứng, cho phép nhanh hơn và bảo đảm hơn thế hệ số ngẫu nhiên so với các phương pháp dựa trên phần mềm.

Thiết kế phần cứng RNG với VHDL

Ý tưởng cốt lõi đằng sau phần cứng RNGs là sử dụng hiện tượng vật lý như nhiễu điện tử, để tạo ra những bit không thể đoán trước. Trong VHDL, điều này có thể được mô phỏng hoặc thực hiện bằng các mô- đun cụ thể mô phỏng các quá trình vật lý này. Cách tiếp cận thông thường bao gồm sử dụng các vòng dao động, khả năng di chuyển, hoặc các nguồn nhiệt.

Công thức VHDL cơ bản cho RNGs

Một thiết kế VHDI điển hình cho một RNG bao gồm:

  • Name
  • Name
  • Các tiến trình tạo ra sự ngẫu nhiên
  • Các cổng xuất để giao các bit ngẫu nhiên

Ví dụ: Đơn giản SM Shift RNG trong VHDL

Một phương pháp phổ biến là thuật toán chuyển đổi XOR, đơn giản để thực hiện phần cứng. Dưới đây là một ví dụ VHDL cơ bản:

note: Ví dụ này là cho mục đích giáo dục và không tạo ra sự ngẫu nhiên bảo mật mang tính mật.

Tuyên bố về sự tồn tại

Mã VHL:)

[không rõ] [unintelligible] [unintelligible] thực thể xor sng là Port ( clk]: in std logic; retd logic: ra grd logic]; end xor change rng;``

)

[ Khung lề]] Ứng xử kiến trúc của xor sng là hạt giống tín hiệu: std octor nost(0): = "1011"; bắt đầu tiến trình (cik, thiết lập lại) bắt đầu nếu thiết lập lại '1' thì hạt giống <1011 »; rồi esif tăng edge(ck) sau đó hạt giống=(0) & 3 xuống 1 hạt giống( 0, chạy < g( ko) g> Chạy < bit=0; kết thúc nếu tiến trình; hành hành hành hành hành hành > hành xử lý > 'l > 'al > 'al'

Lợi thế của việc dùng VHDL cho RNGs

Thiết kế RNG trong VHDI mang lại nhiều lợi ích:

  • Hoạt động tốc độ cao thích hợp cho ứng dụng thời gian thực
  • Hợp nhất thành thiết kế FPGA lớn hơn hoặc ASIC
  • Khả năng mô hình và kiểm tra hiện tượng vật lý một cách chính xác
  • Độ sáng và độ dễ sửa đổi

Kết luận

VHDL cung cấp một nền tảng linh hoạt và mạnh mẽ để thiết kế phần cứng dựa trên số ngẫu nhiên. Trong khi các thuật toán đơn giản như XOR thì dễ dàng thực hiện, nguồn nhiễu phức tạp hơn có thể được mô hình cho độ ngẫu nhiên chất lượng cao hơn. Hiểu cách để tăng tốc VHDL cho các kỹ sư làm việc trong mã hóa, mã hóa thông tin liên lạc và thiết kế phần cứng.