动力消耗是FPGA基数系统,特别是便携式和节能应用中的一个关键因素. 实施有效的动力优化策略可以延长设备寿命,降低运行成本. 本条探索了FPGA设计中用于优化动力的常用技术.

动力减压

动态功率主要源于FPGA中的切换活动. 时钟定位和电感设计实践等技术有助于将不必要的切换最小化. 时钟定位使时钟无法使用不活跃的模块,降低了切换功率和整体消耗.

电压和频率放大

调整供电电压和运行频率可以显著降低功率使用率. 低活动期降低电压和频率水平在全速不必要时降低动态功率,而不会损害系统性能.

资源优化

高效的资源利用涉及优化逻辑,内存和路径,以最小化FPGA的活跃区域. 技术包括使用低功率的FPGA家族,优化逻辑合成,减少不必要的逻辑元素.

电源管理工具

  • 电力估计和分析工具
  • 电感应合成和放置
  • 运行时电源监测
  • 动态电压和频率缩放( DVFS)