区域论坛前端结构的演变

无线电频率(RF)的前端长期以来是无线系统性能的瓶颈。传统设计将每个功能——过滤、放大、混合和转换——分离成独立的、独立的组件。 这种分化迫使噪音数字、线性、电能消耗之间作出权衡,同时要求严格的阻力匹配和细心的板布局,以尽量减少寄生效应。 对于带宽不超过20兆赫的4G LTE系统,这些方法是可行的,但5G NR引入了带宽超过100兆赫的载体聚合,每秒以千兆比特测量峰率。 模拟信号链随着频率和带宽尺度的扩大而变得日益脆弱。

将多个功能整合到一个硅枯或一个一揽子内,已成为当务之急。系统对接芯片(SoC)和系统对接包(SiP)的方法现在将低噪放大器(LNAs),下置变压器,可变增益级和模拟对数字转换器(ADCs)合并在一个底盘上。这种整合将物理足迹缩小了50%以上,而将离散执行缩小了50%以上,同时减少相位间损失,提高噪音性能。关键增强器是高级CMOS工艺节点使ADC速度和分辨率得到显著提高,使得模拟对数字边界能够更接近天线。

综合援助发展组织在现代区域论坛前沿的关键作用

集成ADC允许RF信号在越来越高的中间频率(IF)甚至直接在载波频率上数字化. 直接RF采样架构消除了多个模拟下置转换阶段的需要,降低了组件计数和局部振荡器(LO)的复杂性. 例如,5G基站可以直接使用一个以4.5GS/s运行的12位ADC来进行取样,绕过传统的双相超热力链. 简化了低相噪声,减少了图像拒绝问题,并能够用偶相和振幅控制来完全数字束.

高速,高分辨率ADC是关键。基于LPDDR5的数据接口现在支持每条车道24Gbps的传输率,允许原始抽样数据流到FPGA或数字处理器而无瓶颈。现代ADC在3GS/s上实现超过11位的有效位数(ENOB),提供了检测强干扰器相邻的弱信号所需的动态范围。采样率和分辨率之间的权衡仍然是设计重点,时间间断结构将总转换率推至10GS/s以上,同时在微波(mmWave)5G中维持8位的超宽波段应用ENOB。

5G及以后的关键 ADC 参数

  • Bandwidth:] 输入带宽必须超过10GHz,以支持子-6GHz和mmWave载体,而无需信号降解.
  • 动态范围:[] 80 dBc以上的纯净无光动态范围(SFDR)防止间调性扭曲使接收器失去敏化.
  • 电源效率: 功率图(FoM)低于10fJ/转换步骤对于具有数百个元素的大型MIMO阵列是必要的.
  • 耐性:[] 10纳兹以下的转换耐性支持自主驱动和工业控制等低常态应用.

一体化挑战和缓解战略

尽管前景良好,但将高性能的ADC与RF模拟块结合起来,提出了巨大的挑战。 热管理是最重要的:每单元消耗64毫米W的64个通道光束,在紧凑的模块内产生64瓦的热量。 正在部署与嵌入微流通道或先进热界面材料(TIMS)的硅接口,以维持125°C以下的交叉温度。 数据中心设计中常见的水冷冷板现在出现在室外基站的封闭装置中。

线性与噪声耦合[同样关键. 数字电路按千兆赫率转换,通过底座将噪声注入敏感的模拟供给中. 深沟隔离,卫心环,以及低漏调节器(LDOs)的单独动力域减轻了这种影响. 最近的生产设计使用完全差分的信号路径和差分的ADC输入级,以压制40 dB 以上的常见模式噪声.

时钟焦距在高载波频率下直接降解SNR. 对于一个5GHz载波,100 Femtoseconds的RMS焦距将SNR限制在约55 dB. 具有分数-N架构和超低焦距VCO的集成相锁环(PLL),经常从外部的10 MHz参照物运行,现在在28 nm CMOS中达到50 英尺以下的焦距. 使用表面声波(SAW)滤波的外部钟清洁电路对于最要求的卫星通信应用来说仍然是常见的.

高级校准技术

制造变异和温度漂移可造成增益错误,抵消不匹配,以及非线性可降解ADC性能. 嵌入式微控制器上运行的数字校准算法持续调整ADC参考电压,计时扭矩,以及输入阻力. 利用背景噪声估计的可达盲校准[ 能够校正互不匹配,而不会中断信号路径. 所测量数据所训练的机器学习模型预测温度引起的漂移,并通过数字预分解(DPD)循环进行预补偿,在100°C范围内改进了10 dB的线性. 这些技术已经在其最新的RF ADC家族中 analog设备 中演示了这些技术.

新兴技术和材料

硅基(SiGe) BiCMOS工艺为一体化的RF前端提供了甜点,提供了fT超过300GHz的异极晶体管(HBT)与CMOS并列进行数字控制。 SiGe在功率密度较高的情况下,与纯CMOS相比,实现了优越的线性性和较低的闪光性噪音。 在ADC之前,硅底质上的Gallium nitride(GaN)越来越多地用于功率放大器级,在毫米Wave频率下处理50 W输出,同时保持65%以上的排水效率。 GaN的宽带宽减少了渗漏流,提高了热导率,使得室外5G小电池的理想性。

硅光子[正在出现用于芯片间通信而不是直接数据转换的光学调制器和集成在硅底板上的光学探测器可以以每条路100Gbps的速度传输ADC数据,减少电路互联损失,并实现大规模平行. 2024年,[Intel显示一个光学链接,将每位功率降低到1pJ,比最佳电路溶液低十倍.

使用高级包装(3D堆叠式IC、插件和嵌入式死)进行异质集成,可以将每个区块的最佳工艺技术:PA的GAN、LNA和搅拌机的SiGe、ADC和数字逻辑的高级CMOS。随着在5G RF前端模块中采用扇形的华费尔级包装Qualcomm,将模块厚度降低到0.8毫米以下,用于智能手机集成。

5G及以后的系统一级福利

高性能 ADC 与 RF 前端的集成 使得 的 MIMO [ 具有64或128个天线元素在一个单一基站面板中,每个元素可以独立数字化,使数字束可以创建多个同时的束,为不同的用户服务. 这种空间多轴的多倍倍倍倍倍的细胞容量比模拟束成型要高4x到8x. Latency 从转换到束系数更新到1微秒以下,支持高机动性用户的闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭闭

对于载体聚合设想,一个单一的RF-ADC模块可以同时将分布在亚-6GHz和mmWave波段的多达8个组件载体数字化. ADC内部的高级数字下置变压器提供灵活的信道过滤和频率翻译,消除了多个模拟下置变压器,根据最近的工业分析,5G NR基站的物价计费降低了30%.

未来方向:5G以后改为6G

面向6G,预计在亚THz范围内运行(100–300 GHz),挑战会变得更加尖锐。 ADC采样率需要超过100个GS/s,至少具有8位分辨率,才能捕捉到多GHz瞬时带宽。 时间间隔 使用数百个亚ADC进行校准的ADC在研究原型中已经显示64个GS/s,但每个转换器的功率消耗仍然在5W以上 — — 对于用户设备来说是不可接受的。 Photonic-aid ADC 使用光学采样可以减少调速器并扩展带宽的架构可以突破电阻,通过一系列参照物将光学脉冲直接转换成数字词。 几个大学实验室已经显示,每个转换步骤的功率在200个GS/s上显示的功率比10FJ。

使用可捕性被动(火电材料,MEMS交换机)和软件定义的校准可以使单一硬件平台支持4G,5G,Wi-Fi 7,以及未来的6G波段,而无需进行芯片集. 集成ADC具有内置自试(BIST)和机器学习为基础的调试,将自动调整增益,线性,并过滤到环境条件,大幅简化网络部署和维护.

先进的硅工艺、新包装和AI驱动的校准正在推动RF前端设计模式的转变。 综合ADC不再是后脑勺,而是明天无线网络的数字天线阵列和极端带宽的中心要素。 正如 Ericsson[ 在其6G无线电设计白皮书中注解的那样,向全数字天线接口的移动,与集成转换器的转换,预计将成为下一代空气界面的决定性特征。 未来五年,这些技术将看到从研究实验室向量生产转变,转变我们如何连接。