动力优化是大型数字集成电路设计中的一个关键方面,旨在降低功耗,同时保持性能和功能,高效的电力管理延长电池寿命,降低热量发电,提高整体系统可靠性.

减少电力的技术

采用几种技术优化大规模数字电路的功率,这些方法侧重于通过各种设计策略最大限度地减少动态和静态的功率消耗.

动态动力优化

转换活动时消耗了动态电源。 减少电源的技术包括: 时钟调制, 使时钟信号无法使用不活动模块, 以及电压缩放, 降低低活动期内的供电电压。 这些方法显著降低了转换功率 。

静电减少

静电产生于线路闲置时的漏流. 诸如电源调制技术,它能切断与闲置区块的电源,使用低漏晶体管有助于将静电消耗降到最低.

设计战略

优化电路结构和布局也可以有助于节省电源. 方法包括选择节能逻辑风格,优化晶体管的尺寸,以及使用多阈值的CMOS技术来平衡性能和渗漏.

  • 时钟显示
  • 电压缩放
  • 电动钓鱼
  • 低漏晶体管
  • 优化电路布局