区别信号的基本原理

差异信号传输信息是两个互补导体之间的电压差。 与单限信号传输不同, 差异对称依赖于对称的FLT: compt] 等和对称的流[ [[FLT: 1] 。 这种平衡结构自然会抵消外部电磁干扰, 减少堆积的释放。 这两个跟踪构成一条传输线, 其特性和间隔由它们的几何、 difficial 和 difficial 和 difficience 来定义。 高速接口的对称差异值是 100 个( US, 以太网, PCIe) 或 90个对称( HoldedMI, Port) 。 这种在10% 范围内的这种阻力对于防止信号反射和保持比特率至关重要 。

常见模式对差对的拒绝也抑制了地面反弹和供电噪音。但是,如果对等对等在长度、间隔或耦合到参考平面上变得不对称,这些好处就会消失。 因此,从堆叠选择到放置的每一个设计决定都必须优先处理对等的电平衡[。

关键设计参数

特征障碍

差异障碍(Z diff)是一对两个痕迹之间测量的阻碍。它取决于每个痕迹的] odd-mode阻碍[]和它们之间的相互耦合。对于典型的微孔结构,Z diff → 2 → Z odd, 其中Z odd是一个痕迹与另一个驱动的相反的阻塞。控制障碍需要精确控制微孔宽(W)、微孔厚(T)、微分高(H)和微分间隔(S)。场解器或闭式方程(例如IPC-2141A)可以计算这些数值。在最终确定维数之前,必须始终与你的织件器核实堆叠容量。

跟踪几何和间距

不同对齐的串流要求 : 相容性距 [[FLT: 1]] 沿着整个路径。 S 的变数会改变单调阻流和耦合因子。 一个常见的错误是将相距拉近连接器或垫板,以缓解扇形。 相反, 将目标S 维持到终止的5-10毫米以内, 然后逐步抓取。 同样重要的是: 相近的痕迹会增加阻力损失, 提高DC 阻力, 从而在低压差信号( 相容) 的连接度中造成电压下降。 对于大多数基于 FR4 的设定, 5-10 的阻力和 5-8 的阻力产生100 的阻力。

选用非电气材料

多氯联苯底物的相对允许性( ⁇ r)直接影响阻力。FR ⁇ 4标准值为4.2-4.5(取决于树脂含量和玻璃样式),但其损失正切值(0.015-0.025)增加了多兆赫频率的减速。 对于5千兆赫以上的串联,考虑低损耗层,如Isola370HR、R罗杰斯4350B或Megtron 6. 这些材料提供了更严格的 ⁇ r耐力(±0.05)和较低的散热系数,从而改善信号上升时间和减少焦虑。

版式和运行最佳做法

对称和长度匹配

差分对必须从驱动器到接收器的对称。任何长度不匹配都会引入skew,将差分信号的一部分转换成常见的 omode 噪音。常见的 omode 噪音对等器会变为供电和散热的 EMI。 必要时只使用蛇形延时线,并且保持每个蛇形部分的振幅和波段的微小(例如2-3倍微量宽),以避免产生阻断断断断断断。对于千兆位元信号,匹配长度在0.5毫米以内;对于多兆位元链接(例如PCIe Gen4/5),则目标为 o0.1毫米不匹配。

避免中断

尖锐的90°弯曲会增加角上的微量宽度, 从而形成局部阻断下降。 相反, 使用 [[FLT: 0]] 45° 的夹角[[FLT: 1] 或半径为 XXX3x 的微量宽度的弯曲弧。 如果弯曲不可避免, 则增加米特补偿以保留有效的微量宽度。 避免在参考平面的空隙上出现径差对( 如通过反板的空隙) , 因为这些空隙会造成阻断凸起并返回路径不连续 。

设计与管理

当一个差对必须改变层时,将痕迹放在一起,并通过]在过渡附近进行地面缝合,以提供低导回路。将通道与对称放置在对对面上。每个通过支架(未使用部分通过枪管)起到共振腔的作用;通过背架或盲/布设通道,以接收10Gbps以上的信号。通过反板,使用最小的钻头直径,满足操纵性,并确保反板清除与传输线保持相同的阻力。

地面返回路径完整性

差异信号需要直线在对子下方的连续参照平面(地面或动力 ) 。 该平面上的返回电流会反射痕迹中的差流。 分裂平面或对子力下的缺口会返回电流到绕流,从而增加环线导线和常见的“ 模度转换 ” 。 为了保持信号完整性, 绝不是跨平面分裂的路线差对。如果分裂是不可避免的,那么用缝合电容器(100 nF–1 μF) 或使用专用的地面岛来弥补空隙。

常见的高端接口及其要求

Interface Data Rate Target Z_diff (Ω) Key Concerns
USB 2.0 480 Mbps 90 Ω (±15%) Skew ≤50 ps, avoid long stubs
USB 3.0/3.1 5 / 10 Gbps 90 Ω (±10%) Length mismatch ≤5 mil, AC‑coupling caps
Gigabit Ethernet (1000BASE‑T) 1 Gbps 100 Ω (±10%) Four pairs, crosstalk management
PCIe Gen3/Gen4 8 / 16 GT/s 100 Ω (±10%) AC‑coupling caps, tight skew
HDMI 2.0 6 Gbps per lane 100 Ω (±10%) Four differential pairs, length matching within ±20 mil
LVDS (general) Up to 3.125 Gbps 100 Ω (±10%) Termination resistor integrated or external

查阅具体标准的遵守文件以了解确切的要求。例如,USB 3.0规格提供了详细的差别障碍和紧张预算。

信号完整性高级技术

差别平价

扭曲补偿并不限于添加蛇纹延迟。 某些 SerDes( 序列器/ 断层器) 设备中存在主动台式电路, 但是它们只能纠正静态不匹配到一定限度。 为了取得最佳效果, 请在原型板上执行 [[FLT: 0] [时域反射测量][FLT: 1] 测量, 以识别断层源 。 在布局阶段使用基于软件的延迟调制: 换层以改变有效电长或调整跟踪电量以精确匹配传播延迟 。

卫士追踪和刺杀Vias

在密集的设计中,放置在差对的两侧的护卫痕迹(已打碎的铜痕)可以减少攻击者信号的对讲。然而,护卫痕迹也会增加电容加载,如果间隔不够长,可能会降低阻力。通常,至少要保持护卫痕迹在对的微量宽度上保持3×距离。在XQ/20间隔处沿护卫痕迹(例如,1GHz信号每0.5英寸)的间隔处进行夹击,确保护卫人员在地面上仍有潜力,可以达到高频率。

参考计划连续性和防污清除

对于通过差分的,反板清除(通过垫与铜倒之间的间隙)的设计必须保留与微孔或条纹线相同的奇异的 ⁇ 码阻断。通过计算器使用差分来确定最佳垫片大小、钻孔直径和反板直径。通过放置等距离的地面对接通道,以提供类似共轴的 ⁇ 码过渡。这一技术对于25 Gbps+ NRZ或PAM4信号来说特别重要。

工具和模拟

现代PCB设计套件(Altium Designer, Cadence Allegro, KiCad 8+, 导师 PADS) 提供执行实时宽度/ 间距规则的内置差分对路由向导。 预排阻力计算器, 如Simbeor 或免费 [[FLT: 0]] 等, 允许您在路由前估计所需尺寸。 后排校验应包括:

  • 3D全波模拟(HFSS,CST微波工作室),用于临界网.
  • 混合字段解析器(Q3D 提取器),用于通过过渡.
  • SPICE或IBIS ALMI模拟,用于评价接收器的眼图.

许多编织器在生产面板上提供受控的“障碍测试”券。请您的多氯联苯制造商提供“障碍测试”报告,确认所编成的“堆积”符合你的目标值。IPC“2141A标准”[是受控障碍设计和测量的宝贵参考。

结论

高速差分对流需要全面理解传输线理论、物质属性和布局寄生体。 通过保持一致的微量几何、确保连续的参考平面以及仔细管理过渡,设计者可以实现强大的信号完整性,最高达到多点-基加比特数据率。 与你的编织者和早期场-溶剂模拟的定期合作将成本降低到最小。 遵循本文概述的准则,尤其是关于阻力控制、长度匹配和地面返回路径完整性的准则,将产生可靠的、符合EMI-的、符合当今高速数字系统性能预期的产品。