Table of Contents
硬件加速在加密中的作用
加密算法在计算上是密集的,特别是在处理大量数据或处理每秒数千件交易时. 现代微处理器将专用硬件加速器集成到CPU的卸载加密操作,减少空闲性和能量消耗,同时显著改善吞吐量. 这种硬件级支持对于视频会议,安全网络浏览(TLS),全磁盘加密,云环境中数据库加密等实时应用至关重要.
AES-NI 及相关指令集
Intel的高级加密标准新指令(AES-NI)是x86处理器中最广泛采用的硬件加速功能之一. 2010年推出的AES-NI提供了6个新的指令,在单个时钟周期中执行AES回合的加密,解密,以及键扩展. 基准显示,AES-NI可以比软件只执行器加速10到15倍的AES操作. AMD在其Piledriver架构中也得到了同等的支持. 这些指令现在在大多数服务器,桌面和移动处理器中都是标准的,来自两个供应商.
除了AES,英特尔还提供用于完整性检查和数字签名的散列函数的SHA扩展(SHA-NI). ARM的加密扩展(ARMv8-A的一部分)包括类似的AES,SHA-1,SHA-256,以及公钥操作的模块算术等硬件支持. RISC-V处理器在IOT和边缘设备中越来越多地使用,具有加密扩展规格(Scalar Crypto),用于AES,SHA等原始设备的加速标准化.
硬件随机数字生成器(HRNGs)
所有加密协议都依赖于无法预测的密钥生成、非密钥和初始化矢量的随机数字。软件上的伪随机数生成器(PRNGs)如果不适当播种,就容易预测。HRNG,有时被称为真随机数生成器(TRNGs),收割来自热噪声、时钟振动或量子效应等物理现象的entri。这些都与微处理器结合,并符合NIST SP 800-90A/B/C等标准。 例如,Intels [ RAND[RT和 RDSEED[RDSED]指令直接从晶体上嵌入源提供高通量随机位。ARM的 TrustZone包含一个随机数生成器服务,苹果的安全飞地依赖于HRNG来生成加密密钥。
信任的执行环境
处理器设计上的一个基本转变是将安全敏感的代码和数据分离到孤立的执行环境中. 信任执行环境(TEEs)提供硬件强制隔离,保护应用程序不受损坏的操作系统或超显像器的影响. TEEs现在是移动设备,云服务器,汽车系统的组成部分.
Intel软件守护扩展(SGX)
Intel SGX 允许应用程序创建加密内存区域,称为飞地. 处理器执行访问控制,以至于甚至特权软件也无法读写飞地内存. 飞地内部的代码运行时完整而保密,使得SGX适合保护数字权利管理(DRM),加密密钥,以及保密云工作量. 然而,SGX 遭遇了多次侧通道攻击(如Foreshadow,SGAxe),部分破坏了它的安全保障. Intel 已经以SGX2和微码补丁等修改回应,但该技术仍在积极研究中以硬化.
ARM 信任区
自2004年以来,Cortex-A处理器中提供的ARM TrustZone将系统分为“正常世界”和“安全世界 ” ( TEE ) 。 处理器通过监视器模式在世界之间切换,公交车级信号阻止了正常世界外围人员访问安全内存。 TrustZone被广泛用于智能手机中,以存储生物鉴别模板、支付凭证和DRM密钥。 现代执行,如Qualcom的安全处理股(SPU)和苹果安全封顶(基于ARM核心),以专用加密硬件和防篡改存储为主。
AMD 安全加密虚拟化(SEV)
AMD SEV使用专用安全处理器(AMD Secure Processor)透明地加密虚拟机内存. 每个VM都获得自己的加密密钥,因此即使是超维苏尔也无法解密客机内存. SEV-ES(被催化状态)保护CPU登记,SEV-SNP(Secure Nested Page)增加了完整性检查以防止重播攻击. 这个技术被Azure和Google Cloud等云端供应商广泛采用,以提供保密的计算环境.
安全密钥存储和提供
加密只和加密密钥本身的保护一样强大。微处理器现在包括了专用的安全存储和提供机制,以防止密钥的过滤。
信任的平台模块(TPM) 2.0
TPM是一个专用芯片或基于固件的模块(fTPM),安全地生成,存储,并管理加密密钥. TPM2.0,由信任计算组(TCG)标准化,支持多种加密算法(RSA,ECC,SHA-256),并提供验证系统完整性的能力. 现代处理器经常将fTPM直接集成到芯片或固件中,降低成本和提高速度. 例如AMD的平台安全处理器(PSP)和Intel的平台信任技术(Intel PTT)在没有额外硬件的情况下执行TPM 2.0. TPM对于Windows BitLocker,Linux LUKS磁盘加密,以及安全靴子程序来说是必不可少的.
消费者设备的安全飞地
苹果的安全飞地处理器(SEP)是一台具有自身安全启动、ROM和加密内存的专用微控制器。它管理触摸ID、Face ID和Apple Pay交易,在不暴露于主操作系统的情况下处理关键材料和生物鉴别数据。 SEP使用AES引擎、椭圆曲线加密(ECC)和专用TRNG。 同样,Google在Pixel手机上的Titan M安全芯片为Android验证靴、锁屏认证和证明提供了安全的执行环境。 这些飞地被硬件防火墙隔离,无法被应用程序处理器访问。
新出现的威胁和反措施
随着微处理器的强大,攻击者开发出从硬件中获取秘密的新方法。 侧通道攻击、断层注射和量子计算威胁需要主动进行设计改变。
侧通道袭击
密码操作通过时间变化、功耗、电磁排放或缓存数据阻断泄露信息。 Spectre和Meltdown (2018) 证明,在现代CPU中进行投机性执行可能会泄露内核内存或其他过程中持有的敏感数据。 缓解措施包括微码更新、软件屏障(LFNCE、投机控制登记册)以及硬件重新设计,如Intel的[] 软件存储器旁通 和ARM的投机屏障。 最近的攻击如 Plundervolt (伏特规模化)和[Rowhammer[(DRAM干扰错误),显示物理级别攻击仍然可行。芯片制造商现在包括电压和频率监测硬件、缓存的误更正码(ECC)和随机执行延迟以阻止这类威胁。
量子加密后( PQC)
量子计算机一旦足够强大,就会使用Shor的算法打破RSA和ECC. 微处理器供应商已经在与NIST的量子后加密标准化项目合作,将新的算法整合起来,如 CERYSTALS-Kyber[(关键封装]和 CERYSTALS-Dilithium[(数字签名) 。 Intel已经宣布计划在未来Xeon处理器中加入对PQC指令的本土支持。ARM和RISC-V也在定义加密扩展,包括基于拉提丝和散丝的原始。向PQC的迁移需要硬件加速器,可以处理大得多的键大小(例如,Kyber-1024,带有1568字节的公共键)而不会降低性能。
遵守监管和行业标准
受监管行业使用的微处理器必须遵守FIPS 140-3(美国)、 通用标准(ISO/IEC 15408) 和GDPR或CCPA等本地数据保护法。例如,FIPS 140-3二级及以上要求涂层不明显,并保障密钥零化。 硬件供应商通常提交其处理器进行认证;苹果A系列和M系列芯片、英特尔Xeon Scaleable和AMD EMYC都为其加密模块持有FIPS 140-2或140-3认证。 TCG还发布指南,全球Platform组织认证移动设备的TEE实施。 企业应当核实其选定的加工器是否维持有效的认证,以避免合规漏洞。
未来展望
微处理器设计轨迹指向硅层安全更深的集成. 允许不解密地计算加密数据的同位加密仍然太慢,无法实际使用,但从专用加速器研究中获益。 完全同位化加密(FHE)加速器正在FPGAs和ASICs上原型,未来的CPU可能包括基于纹饰的计算专用单元。另一个趋势是 保密计算[,整个系统内存都加密并远程证明验证了一个平台的可靠性,见于Intel TDX和AMD SEV-SNP。 Edge AI处理器,如来自NVIDIA(Jetson)和Google (Coral)的处理器,将安全的飞地集成保护机器学习模型和推论数据。
最终,微处理器行业正在走向“设计安全”哲学,即加密和数据隐私不是可选的栓式特征,而是基本建筑属性。 随着网络威胁的日益尖端化,微处理器支持高级加密和隐私协议的能力仍将是竞争的异端,也是每个连接设备的技术需要。