错误容忍逻辑电路的设计即使有些部件失效,也要保持正常运行。 它们在可靠性至关重要的应用中,如航空航天、医疗器械和安全系统,都是必不可少的。 本条探讨了设计这种电路时使用的基本原则和实用方法。

过失容忍原则

容错设计背后的核心思想是检测,隔离,并纠正断层,而不会干扰整个系统运行. 冗余是一个关键原则,允许多个路径或组件执行相同的功能,这确保了如果一个元素失败,其他元素可以无缝地接管.

另一项原则是错误检测,它涉及监测电路输出以识别异常. 错误校正机制随后用于恢复正确的操作,通常通过投票方案或错误校正代码.

实用方法

设计者采用各种技术实施容错性,包括:

  • 三角模态冗余(TMR): 复制组件三次,并使用多数投票确定正确的输出.
  • 错误校正码:[ 应用检测和纠正数据传输或存储中错误的算法.
  • 构建自试(BIST): 将测试电路纳入系统内,定期检查断层.
  • redundant Pathways: 设计多条信号路径,以确保在一条路径失败时能够持续运行.

设计考虑

在设计容错电路时,必须兼顾可靠性和复杂性及成本。 增加冗余可以提高容错能力,但可能导致更大和更耗电的系统。 测试和验证对于确保故障检测机制有效发挥作用也至关重要。