晶体管微型化持续查询

几十年来,半导体工业一直遵循摩尔定律,缩小晶体管尺寸,将更多的计算功率包裹到越来越小的地区。 这种无情的缩放使得智能手机、云服务器和AI加速器成为了现代生命的定义。 然而,随着晶体管门的长度接近原子尺度,传统的二氧化硅(SiO2)门电源——金本位——成为了关键的瓶颈。 当SiO2层被稀释到几个原子时,量子机械隧道会引发过度的闸门泄漏,增大电源散失和降低设备性能。 高活性(high ⁇ k)二电源材料已经成为一种必不可少的替代品,允许在不牺牲电源完整性的情况下继续缩放。 文章探讨了晶体管中的二电源物理、高 ⁇ 材料的特性、它们融入制造过程以及将定义未来半导体节点的研究方向。

晶体管中的电源为何重要

电容和门堆

在金属-氧化半导体场效应晶体管(MOSFET)中,闸门堆由由隔热层-闸门二电离层隔开的半导体通道的金属电极(或重度多管硅)组成,闸门作为电容器:在下面硅中,采用电压诱导导导导导导导导通道。闸门电荷的调节能力与闸门电容每个单元区域直接成比例,对平行的电容区来说,闸门电容是[C =k ×0/t,其中k 是电流层的电源, =0]是真空允许性,t]是物理厚度,作为晶体缩小,工程师历来减少的[FLT:[1],[LT]

漏水问题

当SiO2厚度下降至~1.5纳米以下时,直接隧道电流就会变得令人无法接受的高. Electrons可以跨过绝缘器,即使晶体管应该关闭,浪费功率和产生热量. 工业的答案是找到一个具有更高kk]值的材料,这样一个物理厚度的薄膜可以提供与超薄的SiO2层相同的氧化物厚度(EOT). EOT的定义是 t(SiO2)] = t(high) → k(SiO2) / k(h) . 使用高的XK二电使一个制造商在保持电容能的同时,使物理厚度三倍或四倍,同时能保持电容能,大幅降低隧道渗漏量.

常见高电源及其属性

主要材料

现代CMOS逻辑中最广泛采用的高 ⁇ 材料是二氧化二氮(HfO2),二氧化二氮的电源常数约为20-25.,而SiO2. 其他著名候选人包括二氧化 ⁇ (ZrO2,k] 25-30],氧化铝(Al2O3,k] →9-10),以及氧化二氮(La2O3,k] →27),DRAM电源电容器,钛-strinitum perovskites,如SrTiO3(k)>100),尽管由于集成困难,它们在逻辑晶体中不太常见。每件都提供高k]]],带间(影响渗漏和电压处理过程中的热稳定性。

为什么不用低磅的烟雾剂?

如果低的“千分位”二电线变厚以减少渗漏,电容下降,晶体管失去快速切换的能力。高的“千分位”材料通过在抑制隧道通路的同时保护电容来解决这一难题。 同样重要的是,许多高的“千分位”二电线沉积使用原子层沉积(ALD),这一技术为三维晶体管结构提供了原子厚度控制和极佳的兼容性,如FinFETs和Gate all around(GAA)纳米表。

一体化挑战:金属门和接口

菲农和控罪陷阱问题

以高的“双电”取代“SiO2”并非简单的“滴定”替代。 高的“SiO2”材料在与硅的接口上往往存在较低的能量带缺口和更高的陷陷井状态。 这些陷井可以捕捉载体,造成阈值电压转移、降低载体流动性以及诸如偏差温度不稳定(BTI)和时间依赖性二电断裂(TDDB)等可靠性问题。 为了减轻这些影响,制造商通常会在高的“SiO2”胶片和硅通道之间插入超导层(通常为“SiO2”或“SiON ” , ~0.5–1 nm ) 。 这种“双电”堆在从高的“大块”中获利的同时,维持着高质量的接口。

工作功能工程和金属门

聚硅门与许多高的 ⁇ 材料不兼容,因为费尔米级的钉塞和耗竭效应会降低性能。工业通过转换到具有可捕工作功能的金属门来解决。对于n ⁇ 型和p ⁇ 型MOSFET, 选择不同的金属(例如NFET的TiAl, MON或pFET的TiN)来设定正确的阈值电压。 Intel公司在2007年在45nm节点引入的高 ⁇ /金属门堆栈(HKMG)成为所有高级逻辑过程的标准。

制造技术

原子层沉积( ALD)

低离子体散热是沉积高离子体的首选方法,因为它依赖于自我限制的表面反应。HfO2的典型循环使用四基(二甲基亚胺)氢和水蒸汽交替暴露,从而产生一个具有300毫米圆片和深沉特征的薄膜。低离子体散热还能够精确控制薄膜组成,使三氧化物或多层(如HfZrO4)的形成能够优化k ]和可靠性。

后 沉降 安妮林

ALD之后,高温的阴性步骤(通常在像N2或形成气体的惰性环境中)被用于对薄膜进行密度,降低缺陷密度,提高结晶性. HfO2的晶相会强烈影响它的允许性:单阴性相(沉积后常见)有k ] 17,而四角或立方相可以实现k 30. 控制阴性相可以促进期望的相,但过高的热预算可能会降解间层或引起多孔扩散.

可靠性和退化机制

双子座温度不稳定性(BTI)

在长时间的门电压压力下,高 ⁇ k层的电荷陷阱导致阈值电压的逐渐转移,这对负偏差(NBTI)下的pMOS设备尤为严重,HfO2中原有的陷阱相对于SiO2的密度较高,使得BTI成为一个关键关注点,研究人员正在调查氧气分泌技术和氮化物,以减少陷阱密度.

时间 − 相互依赖的断电(TDDB)

TDDB也称为氧化分解,它限制了晶体管的寿命。在高 ⁇ k堆栈中,分解过程通过高 ⁇ k层和间层的穿孔路径的形成而产生。 使用威布尔分布等统计模型来预测故障率,以及工艺改进,如优化双层厚度比,其可靠性幅度也扩大了。

未来方向:超越常规高地k

电费HfO2和负电容

2010年代的一个意外发现是,HfO2(ordhorhombic)的某些晶体相具有铁电性。 这打开了负电容晶体管的大门,其中铁电切换可以放大门电压,并允许子XX60 mV/十进制切换(Boltzmann的极限 ) 。 FerroectHfO2已经在铁电随机XXAccess内存(FERAM)原型中被使用,逻辑应用正在积极探索。

2D材料上高 ⁇ k

类似MOS2和WSe2的二维半导体提供了最终通道的薄度(一个原子层),并有望继续超过硅的极限。 然而,在2D表面存留高的双电源而不破坏脆弱的层或制造过多的接口陷阱仍然是一个挑战。 最近使用引种ALD和分子层沉积(MLD)的工程显示出进步,2D通道与高的 ⁇ 克门绝缘器的结合可以将摩尔定律再延长十年。

备选高考者

诸如LaLuO3、AlScN和BaTiO3等材料正在因其超高许可性或新特性而接受调查。从逻辑角度讲,首要目标是将EOT推向0.5纳米以下,同时将渗漏控制在可接受的限度内。这不仅需要高k],而且需要足够大的带间隙(>5 eV)和与CMOS热预算的兼容性。

结论

高 ⁇ 二电不仅仅是一个渐进的改进;它们也是现代半导体技术的基本动力。由于工业将所有晶体管推进到门前,探索2D通道,高 ⁇ 二电机的物理和工程仍将是活跃的研究领域。关于进一步阅读,见[ 香港MG在45纳米的引进]]中的全面审查 高 ⁇ 二电机的先进逻辑节点,关于高 ⁇ 二电机的 高 ⁇ 二电机的交流, 电子设备的应用 ,继续以电子设备为主 。