طراحی مدارهای دیجیتال با قابلیت تست در ذهن برای اطمینان از قابلیت اطمینان و سهولت نگهداری ضروری است. Testability شامل ایجاد مدارهایی است که به راحتی می توانند برای خطا و خطا آزمایش شوند، زمان اشکال زدایی و بهبود کیفیت کلی مقاله بررسی استانداردها و تکنیک های مورد استفاده در طراحی مدارهای دیجیتال قابل آزمایش است.

استانداردهای طراحی آزمون پذیری

استانداردها دستورالعمل هایی برای توسعه مدارهای دیجیتال قابل آزمایش ارائه می دهند.آنها اطمینان می دهند که سازگاری و سازگاری در سیستم های مختلف و روش های تست شامل استاندارد های مشترک شامل IEEE 1149.1، که همچنین به عنوان JTAG شناخته می شود، که یک رابط استاندارد برای تست و اشکال زدایی مدارهای یکپارچه تعریف می کند.

تبلیغات به این استانداردها به طراحان کمک می کند تا ویژگی های آزمون را در طول فاز طراحی اولیه ترکیب کنند و تشخیص و تشخیص خطا را آسان تر کنند.

تکنیک های تست پذیری Enhancing

چندین تکنیک برای بهبود قابلیت آزمایش مدارهای دیجیتال مورد استفاده قرار می گیرد:

  • طراحی برای آزمون (DfT): در نقاط آزمون و زنجیره های اسکن برای تسهیل تست.
  • در آزمون خود (BIST) : قابلیت های تست در مدار برای انجام خود تشخیص بیماری است.
  • مدل های بزرگ: [FLT 1] استفاده از مدل هایی مانند گسل های گیر افتاده برای شبیه سازی و تشخیص خطاهای بالقوه.
  • [[۱] [۱۰] [۱۰] اسکن پراکنده: [[۱۰] [۱]] استفاده از سلول های اسکن مرزی برای آزمایش اتصال بین تراشه ها.

مزایای آزمون پذیری

پیاده سازی ویژگی های تست پذیری در مدارهای دیجیتال مزایای مختلفی را ارائه می دهد. زمان تست را کاهش می دهد، پوشش خطا را بهبود می بخشد و فرآیندهای دیپلکس را ساده می کند. علاوه بر این، قابلیت اطمینان محصول نهایی را افزایش می دهد و هزینه های نگهداری را در طول عمر کاهش می دهد.