高速デジタル回路設計では、信号の完全性を維持することは、信頼性の高いデータ伝送を実現するためにパラマウントです。最も侵襲的および破壊的な問題の中では、信号の反射が、PCBの痕跡に沿ってインピーダンスの欠乏に遭遇したときに信号の一部のバウンスバックです。 左チェックされていない、反射は、リング、オーバーシュート、アンダーシュート、および増加された電磁干渉(EMI)を引き起こし、最終的にビットエラーとシステム障害につながります。 時計のfrequ上昇とシャープなエッジがPCBの動作を促進し、その結果、PCBの欠陥が決定的なプロセスを低減し、その結果、その結果、これらの技術が実証済みの欠陥を低減します。

信号の反射を理解する

信号の上昇時間が、トレースに沿って伝搬遅延よりも短いときにPCBトレースは、伝送線として動作します(特に、トレースの長さが信号の電位の1〜10を超えた場合)。このような場合には、信号の電圧と電流の伝搬体が電磁波として、トレースとそのリターンパスによって導かれます。この波によって見られる瞬間的なインピーダンスは、トレースの特徴的なインピーダンス(Z0)であり、ジオメトリと決定された特性は、Z0を、Z0を、信号が、Z0を反射または、Z0を反射して、Z0を反射します。

反射は、建設的および破壊的な干渉をラインに沿って引き起こし、予算や論理的なしきい値に反する可能性のある歪んだ信号波形を生成します。インピーダンスの不連続の一般的な情報には、トレース幅の変更、レイヤー遷移(ビア)、鋭いくま、スタブ、および不適切な終了が含まれます。これらの原因を理解することは、系統的緩和に向けた最初のステップです。

信号の反射を最小化するためのキーテクニック

1. 制御された設計によるインピーダンスの一致

ほとんどの基本的な技術は、すべての伝送ラインを設計するので、その特徴的なインピーダンスは、ソースインピーダンス(典型的に、運転者の出力インピーダンス)と負荷インピーダンスにマッチします。 制御インピーダンス設計は、トレース幅、銅厚さ、誘電高さ、および材料誘電率(Dk)の慎重な選択を必要とします。 シングルエンドトレースの場合、一般的なターゲットインピーダンスは50Ω(RFおよび一般的な高速)、55Ω、または75Ω、通常、90Ω、または90Ω、異なるインピーダンス標準の異なるターゲットを合わせます。

PCBの積み重ねの層の制約および許容のために考慮するのにフィールド ソルバーかインピーダンスの計算機(Altium Designer、Cadence Allegro、かPolar SI9000のそれらのような)を使用して下さい。 製作のデッサンのインピーダンス制御を指定し、板家からのクーポンのテストを要求して下さい。 銅の荒さおよびはんだマスクの影響に注意を払い、それは1–3 ΩによってZ0を下げることができます。 高速設計のために、直接平面の方向に別の方向に複数の跡を参照することを避けて下さい; 平面は方向に合わせる方向に固まります;

外部リンク: テキサス・インスツルメンツ: トランスミッション・ライン・リフレクション と ] アルミ: 制御インピーダンス PCB Design 。

2. 適切な終了戦略

終了抵抗器は、負荷またはソースに他の反射する信号エネルギーを吸収します。終了トポロジーの選択は、信号タイプ、電力放散、およびタイミング要件に依存します。

  • [シリーズ終了:]] ドライバーとトレースの間に、ソースに抵抗器(R s)を配置し、Z0 - R driver(ドライバの出力インピーダンス)と等しい値で。 これは、最初の反射を防ぐラインにソースを一致させます。 負荷は、往復遅延後にフルスイング信号をまだ見ます。 ポイントツーポイント、低電力リンクに適しています。 一般的な値:22〜33Ωで50Ωをトレースします。
  • [並列(プルアップ/プルダウン)終了:[] 地面またはV tt(終端電圧)に負荷で抵抗器を配置します。 値が同じZ0を同等にします。 シンプルながら、DC電力を消費します。 多くの場合、DDRデータラインなどの単一エンドバスに使用されます。
  • [Theveninの終了:]2つの抵抗器(R1からV tt、R2から地面に)は、偏差電圧を確立しながら、Z0と同等に並列インピーダンスを提示します。 一般的にLVCMOSとSSTLインターフェイスで見られます。
  • AC終了:]] 並列抵抗器をロードでシリーズ内のコンデンサーで、高周波を発現しながらDCを通過します。 DC電力消費を削減するのに便利です。

設計段階の終了を選択し、IBISシミュレーションで確認します。双方向バスでは、動的終了(DDRメモリのODTなど)を検討してください。

外部リンク: ] 統合: 高速デジタル信号の終了技術[]。

3. 制御された跡のルーティング

物理的なレイアウトは、インピーダンスの一貫性に直接影響します。 これらのガイドラインに従ってください。

  • []:[]の無効なインピーダンスの中断は、全幅の一定のトレース幅を維持します。任意の変更 - ビアまたはテストパッドからでも、反射を作成します。幅調整が無効にされている場合、グラデーションタッパー(長さ> 3×幅変化)を使用して、インピーダンストランジションを滑らかにします。
  • [] は、スタブを最小化します。[ は、スタブがメイントレースをオフする短いスタブです。それは、共鳴する不連続性として機能します。スタブのないクリティカルな信号をルートするか、信号の上昇時間電気の長さの1/10未満のスタブ長を保ちます。 T-branchトポロジー(例えば、クロック分布)には、注意深いインピーダンス補償またはアクティブバッファを使用します。
  • [] 曲げを最適化:[ 45°面角または90°角の代わりに円弧を使用してください。 直角の曲がキャパシタンスを増加させ、瞬間的なインピーダンス低下を引き起こします。 彼らはまた、カップリングを作成します。 非常に高速(≥10 Gbps)のために、キャパシタンスを補正するためにマイターされた曲が採用されます。
  • :]を介して管理します。それぞれがキャパシタンス(パッド対面)とインダクタンス(バレル)を導入します。反射を最小限に抑えるために、より小さなアンチパッドを使用して、スタブ長(バックドリル未使用部分)を経由して、低インピーダンスリターンパスを提供するために信号に隣接する地面を置きます。差異的な信号のために、対称を介して維持します。
  • [] は、一貫した間隔で、平面を戻します。[[] は、分割または細分された地面領域をルーティングしないようにします。分割を交差させることが無効にされている場合、ステッチコンデンサを追加します。

4. 差動の信号

差分ペアは、一般的なモードの反射とノイズをキャンセルすることにより、信号の完全性を向上します。差分インピーダンスは、間隔と2つのトレース間のカップリングによって決定されます。差分ペアの反射を最小限に抑えるために:

  • ルート全体に沿って一定のギャップ(w)と幅(w)を維持します。 小さなバリエーション(例えば、コネクタパッド)は、インピーダンスを劣化させます。
  • 一般的なモード変換を回避するために、タイトな許容範囲(典型的な≤5psのスキュー)内で長さの一致を保持し、意図しない反射を作成します。
  • コントロールされたインターペアの間隔を使用して、クロストークを回避しますが、インピーダンスコントロールのイントラペアの間隔が一貫していることを確認してください。
  • 差分を終えて下さい(2つの跡間の単一の抵抗R diff = Z diff)または標準(例えば、LVDS、HDMI、USB)によって3分の1の抵抗器が付いている割れた終了を、使用して下さい。
  • 差動ペアで90°の曲がりを避けてください。対称的なミテルドベンドを使用して、両脚の平等な長さを維持し、インピーダンスを保存します。

外部リンク: インテル: 差動ペアルーティングと終了]。

5. 送達とリターンパスの最適化

インピーダンスの不連続は、多くの場合、混乱したリターンパスから引き起こします。高周波では、信号は、参照平面上の信号のトレースの直下で流れます。参照平面にギャップ、スロット、または分割がある場合、電流は、ループインダクタンスを増加させ、反射を作成する必要があります。専用の地上平面(高速トレースの下)を使用して、連続、インピーダンスリターンパスを確認します。層の移行のために、地面を横に置き、複数の信号を移動して、複数の信号を移動します。

さらに、電力の完全性は信号の完全性に影響を与えます。 過剰な電力レールノイズは、タイミングのジッタと反射のようなアーティファクトを引き起こし、信号ラインに結合することができます。 適切なコンデンサと平面で電力配分ネットワーク(PDN)を低下させ、関心の周波数範囲にわたってインピーダンスを低く保つことができます。

シミュレーションと検証

厳格な設計ガイドラインであっても、複雑な多層基板は、事前レイアウトとポストレイトシミュレーションの恩恵を受けています。インピーダンスの中断を識別するために、時間ドメイン反射法(TDR)シミュレーション(または実際のTDR測定)を使用します。 IBISモデルのドライバと受信機は、反射波形と眼図を予測するために、SIツール(HyperLynx、HSPICE、ADS)で使用することができます。 終了値と、製造パラメータを事前に設定する。 シミュレーションは、これまでの時間を超える前に、シミュレーションコストを削減します。

主要なシミュレーションのステップ:

  • 2D/3Dフィールドソルバーを使用してレイアウトからTrace Sパラメータを抽出します。
  • 振幅とタイミングのマージンを検証するための理想的なおよび実際の終了をインサートします。
  • 交差トーク誘発反射をチェック — 隣接する攻撃者から結合されたノイズは、反射エネルギーとして出現する可能性があります。
  • モンテカルロ分析を行い、トレース幅、誘電性厚さ、エッチング係数の許容度を把握します。

コンテンツ

高速デジタルPCBの痕跡の信号反射を最小限に抑えることは、包括的なアプローチを必要とします。制御されたインピーダンスの設計、適切な終了、規準のルーティング、差動シグナル伝達、および細心のリターンパス管理。各技術は、他の部分を補完します。一つを無視すると、他の場所で問題を引き起こします。これらの慣行を初期設計段階に埋め込むことで、シミュレーションを通して検証される - エンジニアは、きれいな信号の移行、堅牢なビットのエラー率、および信頼性の高いシステム性能をgigabitの速度で達成することができます。すべてのデータを追跡するために、すべてのデータを追跡する速度が維持されます。