저전력 디지털 회로 설계는 전자 기기에서 에너지 소비를 줄이는 데 필수적입니다. 이 문서는 디지털 회로 설계에서 저전력 달성에 사용되는 주요 기술과 계산에 대해 논의합니다.

저전력 설계 기술

몇몇 기술은 디지털 방식으로 회로에 있는 전력 소비를 극소화하기 위하여 고용될 수 있습니다. 이들은 시계에게 gating, 힘 gating 및 전압 사기를 포함합니다. 시계 gating는 활동적인 힘 감소시키는, 과민한 단위에 시계 신호를 무능하게 합니다. 힘 gating는 유휴 구획에 전력 공급을, 감소시킵니다 정체되는 힘. 전압 스케일링은 공급 전압을, 낮추는 전반적인 전력 소비를 감소시킵니다.

전력 소비를 위한 계산

디지털 회로의 전력 소비는 주로 동적인과 정체되는 성분으로 구성됩니다. 동적인 힘은 공식을 사용하여 산출됩니다:

]Pdynamic = α C]load] V]2] f]]

α는 엇바꾸기 활동 요인, C]load]입니다 짐 전기 용량, V는 공급 전압이고, f는 빈도입니다. 정체되는 힘은 누설 현재에 달려 있고 것과 같이 산출됩니다:

P정제] = I]leakage V]

설계 고려 사항

저전력 회로 설계시 성능과 전력 절약을 균형으로 하는 것이 중요합니다. 공급 전압을 감소 시키면서 전력을 줄일 수 있지만 회로 속도에 영향을 줄 수 있습니다. 여러 전력 도메인을 사용하여 선택적 전력을 조정 할 수 있습니다. 또한, 낮은 주행률 트랜지스터를 선택하여 전력 효율에 기여합니다.

  • 시계 gating
  • 전압 스케일링
  • 힘 gating
  • 낮은 누설 트랜지스터