Transistor 차동 증폭기는 아날로그 회로 디자인에 있는 기본적인 성분입니다. 그들은 2개의 입력 신호 사이 다름을 증폭하기 위하여 이용되고 일반적인 형태 신호를 주사하는 동안. Proper 실시는 장치 특성, 편향 기술 및 계산 방법의 이해를 필요로 합니다 원하는 성과 모수를 달성하기 위하여.

기본 구조 및 운영

일반적인 차별 증폭기는 2개의 일치한 트랜지스터, 보통 BJTs 또는 FETs로 이루어져 있고, 일반적인 이미터 또는 근원 연결을 공유합니다. 입력 신호는 이 트랜지스터의 기초 또는 문에 적용됩니다. 회로의 1 차적인 기능은 입력 사이 다름에 산출 비례를 일으키기 위한 것입니다.

디자인 전략

효과적인 차별 증폭기는 적합한 트랜지스터 모수, 편향 조건 및 짐 저항을 선정하는 것을 포함합니다. transistor 어울리는 격리는 높은 일반적인 형태 거절 비율 (CMRR)를 위해 중요합니다. 편견은 안정되어 있는 운영 점, 최소화 찡그림 및 선형성을 확대하는 것을 설치해야 합니다.

계산 방법

계산은 일반적으로 비스듬한 현재, 전압 이익 및 입력/출력 임피던스를 결정하는 것을 포함합니다. BJTs를 위해, 수집가 현재 (I]] C])는 biasing 저항기 및 트랜지스터의 현재 이익 (β)를 사용하여 놓입니다. 차별 전압 이익 (Av)는 비스듬한 저항기 및 transistor의 현재 이익 (β)를 사용하여 놓일 수 있습니다. 차별 전압 이익 (A]v)는 대강 저항기, 또는 짐에 의해 가속될 수 있습니다.

주요 모수 및 고려

  • Transistor matching: 높은 CMRR를 보장한다.
  • Bias 안정성: 온도에 일관성 있는 작동을 유지한다.
  • Gain 계산: 부하 및 transconductance에 따라.
  • Noise performance: 적절한 구성품 선택으로 최소화