결함 관대한 디지털 회로는 몇몇 성분이 실패하거나 오류를 일으키더라도 제대로 기능을 하기 위하여 디자인됩니다. 이 회로는 신뢰성이 항공 우주 의료 기기 및 안전 체계와 같은 긴요한 신청에서 근본적입니다. 파괴 결함 포용력은 디지털 방식으로 체계의 견고함을 강화하는 각종 기술 포함합니다.

Fault 허용 오차 기술

여러 가지 방법은 디지털 회로의 결함 공차를 개선하는 데 사용됩니다. 중복은 일반적인 접근법이며, 추가 구성 요소가 감지 및 수정 오류가 추가됩니다. 패리티 비트 및 밍 코드와 같은 오류 검출 및 보정 코드는 작동 중에 결함을 식별하기 위해 고용됩니다.

또 다른 기술은 출력에 전파에서 결함을 방지하는 인허 결함 마스킹 기능을 가진 회로를 설계하는 것을 포함합니다. Triple Modular Redundancy (TMR)는 병렬로 세 개의 동일한 모듈이 작동하고, 대부분의 투표 시스템은 올바른 출력을 결정하는 인기있는 방법입니다.

연구 및 개발

결함 관대한 회로를 실행하는 것은 비용, 복잡성 및 전력 소비에 신뢰성을 균형을 잡는 요구합니다. 중복을 추가하는 것은 모든 신청을 위해 적당할지도 모르다 회로 크기와 전력 사용법을 증가합니다. 시험과 검증은 결함 포용력 측정을 효과적인 지키는 것이 중요합니다.

설계자는 운영 환경, 예상된 오류율 및 유지 보수 절차를 고려해야 합니다. 결함 허용 시스템 개발. 일반 테스트 및 모니터링은 실패 발생 전 잠재적 문제를 식별할 수 있습니다, 시스템 무결성 유지 시간.

Practical 기술 개요

  • 팟캐스트
  • 오류 검출 및 교정 코드
  • Fault Masking 기술
  • 세 배 모듈 중복 (TMR)
  • 일정한 시험 및 감시